Synthèse de contrôleurs pour des systèmes avec retard et entrée saturée